

DEUTSCHLAND

DEUTSCHES PATENTAMT

 (2) Aktenzeichen:
 P 43 32 057.0

 (2) Anmeldetag:
 21. 9. 93

 (3) Offenlegungstag:
 30. 3. 95

(2)

(7) Anmelder:

Siemens AG, 80333 München, DE


(72) Erfinder:

Werner, Wolfgang, Dr.-Ing., 81545 München, DE

Prüfungsantrag gem. § 44 PatG ist gestellt

(5) Integrierte mikromechanische Sensorvorrichtung und Verfahren zu deren Herstellung

Integrierte mikromechanische Sensorvorrichtung und Verfahren zu deren Herstellung. Die integrierte mikromechanische Sensorvorrichtung enthält einen Körper mit einem Substrat (1), auf dem eine isolierende Schicht (2) und darüber eine einkristalline Siliziumschicht (3) angeordnet sind, bei der die Siliziumschicht Gräben bis auf die Oberfläche der isolierenden Schicht aufweist und die Seitenwände der Gräben sowie die der isolierenden Schicht zugewandte Seite der Siliziumschicht eine erste Dotierung (n+) und die Siliziumschicht zumindest in einem Teilbereich ihrer verbleibenden Oberfläche eine zweite Dotierung (n.) aufweist, bei der die Siliziumschicht in einem ersten Bereich (TB) eine Transistoranordnung und in einem zweiten Bereich (SB) eine Sensoranordnung aufweist, wozu die Isolierende Schicht (2) unter dem zweiten Bereich teilweise entfernt ist. Eine derartige Sensorvorrichtung weist erhebliche Vorzüge hinsichtlich ihrer Eigenschaften und ihres Herstellverfahrens gegenüber bekannten Vorrichtungen auf.



senkrecht zur Schwingungsrichtung sehr groß ist.

Schließlich bietet die erfindungsgemäße Sensorvorrichtung den erheblichen Vorteil, daß bei der Verwendung eines bipolaren oder eines BICMOS-Prozesses die Maskenzahl zur Herstellung der Sensorvorrichtung gegenüber einem Standardprozeß in diesen Technologien nicht erhöht wird.

Ausgestaltungen der Erfindung sind in Unteransprüchen gekennzeichnet.

Die Erfindung wird nachfolgend anhand von Figuren 10 der Zeichnung näher erläutert, von denen

Fig. 1 bis 5 Querschnitte durch eine erfindungsgemä-Be Vorrichtung bei verschiedenen Herstellverfahrensschritten zeigen und

Fig. 6 eine Draufsicht auf eine kapazitive Sensoran- 15 ordnung zeigt

Fig. 1 zeigt einen bei der Herstellung der integrierten mikromechanischen Sensorvorrichtung gebildeten Grundkörper 10.

Auf einem Substrat 1 ist eine isolierende Schicht 2 20 und auf dieser isolierenden Schicht eine einkristalline Siliziumschicht 3 angeordnet. Das Substrat kann ebenfalls aus Silizium bestehen. Typischerweise wird die Dikke der isolierenden Schicht 2 zwischen 0,5 und 1 μm gewählt, während die Schichtdicke der Siliziumschicht 3 25 z. B. zwischen 5 und 20 µm betragen kann. Die Kristallorientierung und Dotierung des Substrats ist beliebig. Die Orientierung und Dotierung der Siliziumschicht 3 entspricht der bei der Herstellung der Sensorvorrichtung und deren Halbleiterschaltungsanordnung ver- 30 wendeten Basistechnologie.

Im Ausführungsbeispiel gemäß Fig. 1 ist die der isolierenden Schicht 2 bzw. die der unteren Grenzfläche der Siliziumschicht zugewandte Seite der Siliziumschicht 3 n+-dotiert, während die von der isolierenden 35 Schicht 2 abgewandte Oberflächenzone der Siliziumschicht n -- dotiert ist. Die Dotierung der Siliziumschicht 3 ist für das eigentliche Sensorelement nicht notwendig, sondern richtet sich ausschließlich nach der Technolowendet werden soll.

Der Grundkörper gemäß Fig. 1 kann z. B. eine DWB-Scheibe sein, wobei DWB Direct-Wafer-Bonding bedeutet. Derartige Scheiben sind aus zwei Halbleiterscheiben zusammengeklebt und lassen sich mit hoher 45 n-Wanne erzeugt werden. Qualität mit den in Fig. 1 gezeigten Schichtdicken und Dotierungen am Markt erwerben. Eine weitere Möglichkeit zur Herstellung des in Fig. 1 gezeigten Grundkörpers ist die Verwendung des sogenannten SI-MOX-Verfahrens (I. Ruge, H. Mader: Halbleiter-Technologie, 50 Springer-Verlag, 3. Auflage, 1991, Seite 237). Dabei wird eine isolierende Schicht aus Siliziumoxid durch tiefe Ionenimplantation von Sauerstoffatomen in einkristallines Silizium gebildet. Daran kann sich ein Epitaxieschritt anschließen. Eine dritte Möglichkeit zur Herstellung des 55 Grundkörpers gemäß Fig. 1 macht von der Rekristallisation Gebrauch, bei der eine über einer einkristallinen Siliziumschicht und einer darauf angeordneten Siliziumoxidschicht zunächst amorph oder polykristallin abgeschiedene Siliziumschicht durch Aufschmelzen mit ei- 60 nem Laserstrahl rekristallisiert wird.

In einem nächsten Schritt werden in die einkristalline Siliziumschicht 3 Gräben bis auf die Oberfläche der isolierenden Schicht 2 geätzt, beispielsweise durch eine anisotrope Trockenätzung. Anschließend werden die 65 Gräben mit einem dotierenden Isolierstoff aufgefüllt. Im Ausführungsbeispiel gemäß Fig. 2 kann Phosphorglas (PSG) oder Borphosphorgias (BPSG) verwendet wer-

den. Die Erzeugung derartiger Glasschichten ist beispielsweise aus D. Widmann, H. Mader, H. Friedrich: Technologie hochintegrierter Schaltungen, Springer-Verlag, 1988, Seite 80 ff. bekannt. Bei einer entsprechenden Temperaturbehandlung diffundieren Phosphor und gegebenenfalls Bor aus dem Phosphorglas in das Silizium der Grabenwände der Siliziumschicht 3 ein. Damit ergibt sich die in Fig. 2 gezeigte Struktur, bei der die isolierende Schicht 2 und die dotierende Isolierschicht 4 am Fuß der zuvor geätzten Gräben aufeinanderstoßen. Die Grabenwände sind entsprechend der an der isolierenden Schicht 2 angrenzenden Zone der Siliziumschicht 3 dotiert, d. h. im Ausführungsbeispiel n+-dotiert

Durch das Atzen von Gräben in der Siliziumschicht und das Dotieren der Grabenwände werden sowohl der Bereich SB, in dem der eigentliche Sensor vorgesehen ist, als auch der Bereich TB, in dem die elektronische Auswerteschaltung, zumindest aber eine Transistoranordnung für die Verarbeitung des Sensorsignals vorgesehen ist, strukturiert und gegeneinander isoliert. Der Bereich TB beinhaltet eine oder mehrere isolierte Wannen, in die je nach Vorgabe CMOS-, Bipolar- oder sonstige Bauelemente eingebaut werden. Wenn die im Bereich TB zu realisierende Transistoranordnung z. B. ein bipolarer Transistor ist, ist mit der in Fig. 2 gezeigten Struktur des Bereichs TB bereits eine vergrabene Kollektorzone und ein niederohmiger Kollektor-Anschluß in Form der dotierten Grabenwände erzeugt. Gegenüber Anordnungen aus dem Stand der Technik erfordert die Erzeugung der in Fig. 2 gezeigten Struktur keine separaten Masken- und Dotierungsprozesse für die vergrabene Zone, für einen Kanalstopper und für einen Kollektor. Ein Epitaxieprozeß kann ebenfalls entfallen.

Ausgehend von der Struktur der Fig. 2 wird anschlie-Bend eine Transistoranordnung in dem Bereich TB erzeugt. Diese Transistoranordnung kann mit einem standardmäßigen bipolaren oder BICMOS-Prozeß hergestellt werden. Beispiel für derartige Prozesse sind z. B. gie, die für die integrierte Schaltungsanordnung ver- 40 aus der vorgenannten Veröffentlichung Widmann/Mader/Friedrich: Technologie hochintegrierter Schaltungen bekannt. Bei einer bipolaren Transistorstruktur kann z. B., ausgehend von Fig. 2, zunächst die Basiszone, bei einem BICMOS-Prozeß zunächst die p- bzw.

Selbstverständlich ist es möglich, ausgehend von der Struktur der Fig. 2 auch eine MOS-Transistoranordnung in dem Grundkörper zu realisieren. Auch in diesem Fall beginnt der standardmäßige Prozeß mit der Erzeugung einer p- bzw. n-Wanne in dem für die Transistorstrukturen vorgesehenen Bereich TB.

Während der Erzeugung der Transistoranordnung wird der Bereich SB, der für das Sensorelement vorgesehen ist, durch eine entsprechende Maske abgedeckt. Gemäß Fig. 3 ergibt sich z. B. ein bipolarer Transistor, dessen Kollektor C niederohmig über die vergrabene Zone BL und die hochdotierten niederohmigen Grabenwände CA mit dem Kollektoranschluß K verbunden sind. Die p-dotierte Basis ist mit dem Basisanschluß B verbunden. Entsprechend ist der Emitteranschluß E über der hochdotierten n++-Zone angeordnet. Basis-, Emitter- und Kollektorbereiche des Transistors sind über Isolationszonen II bis I3, vorzugsweise aus Siliziumoxid SiO?, gegeneinander isoliert. Anschließend wird über der gesamten Anordnung eine Passivierungsschicht P aufgebracht. Beispielsweise kann die Passivierungsschicht aus Siliziumnitrid Si<sub>3</sub>N<sub>4</sub> bestehen.

Im Anschluß an die Erzeugung der Transistoranord-

des Masseteils in der Chipebene ist außerdem automatisch eine Überlastsicherung in der Chipebene gegeben.

Bei Verwendung eines bipolaren oder eines BIC-MOS-Standardprozesses als Basistechnologie für die Auswerteschaltung des intelligenten Sensors wird die Maskenzahl nicht erhöht. Dadurch lassen sich erhebliche Kosten sparen und der Herstellungsprozeß insgesamt vereinfachen.

Grundsätzlich ist das erfindungsgemäße Verfahren bzw. die Sensorvorrichtung kombinierbar mit allen bekannten Technologien. Insbesondere ist die Sensorvorrichtung VLSI-kompatibel, so daß Strukturbreiten unter 1 µm erzielt werden können. Verwendung bei der Herstellung können deshalb die aus der Halbleitertechnologie bekannten Grabenätz- und Auffüllverfahren sowie 15 die üblichen Halbleiterverfahren finden.

## Patentansprüche

- 1. Verfahren zur Herstellung einer integrierten mi- 20 kromechanischen Sensorvorrichtung, gekennzeichnet durch folgende Schritte:
  - a) Bilden eines Körpers mit einer auf einem Substrat (1) angeordneten isolierenden Schicht (2) und einer darüber angeordneten einkristallimen Siliziumschicht (3), wobei die Siliziumschicht eine vorgegebene Dotierung (n<sup>+</sup>, n<sup>-</sup>) aufweist.
  - b) Ätzen von Gräben in der Siliziumschicht bis auf die Oberfläche der isolierenden Schicht,
  - c) Dotieren der Grabenwände,
  - d) Erzeugen einer Transistoranordnung in einem ersten Bereich (TB) der Siliziumschicht, und
  - e) Entfernen der isolierenden Schicht (2) unter 35 einem zweiten Bereich (SB) der Siliziumschicht.
- 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß bei der Siliziumschicht an ihrer der isolierenden Schicht zugewandten Seite eine erste 40 vorgegebene Dotierung (n<sup>+</sup>) und in ihrer Oberflächenzone eine zweite vorgegebene Dotierung (n<sup>-</sup>) vorgesehen werden.
- 3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Gräben mit einem dotierenden Isolierstoff (4) aufgefüllt werden.
- 4. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Gräben mit Phosphorglas aufgefüllt werden.
- 5. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Grabenwände entsprechend der ersten vorgegebenen Dottierung (n<sup>+</sup>) der Siliziumschicht (3) dotiert werden.
- 6. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Transistoranordnung nach einem bipolaren, einem MOSoder einem Bipolar-MOS-Standardprozeß erzeugt wird.
- 7. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß nach Erzeugen der Transistoranordnung eine Passivierungsschicht (P) in einem Sensorbereich (SB) entfernt und danach der Isolierstoff in den Gräben des Sensorbereichs und die isolierende Schicht unter der Siliziumschicht entfernt werden.
- 8. Integrierte mikromechanische Sensorvorrichtung

bei der ein Körper (10) mit einem Substrat (1), mit

einer darübei angeordneten einkristallinen Siliziumschicht (3) und mit einer in einem vorgegebenen Bereich dazwischen angeordneten isolierenden Schicht (2) gebildet ist.

bei der die Siliziumschicht Gräben von ihrer Oberfläche bis zu ihrer unteren Grenzfläche aufweist, bei der in der Siliziumschicht (3) die Seitenwände der Gräben und die der unteren Grenzfläche der Siliziumschicht zugeordnete Seite der Siliziumschicht eine erste vorgegebene Dotierung (n<sup>+</sup>) haben und die Siliziumschicht zumindest in einem Teilbereich eine zweite vorgegebene Dotierung (n<sup>-</sup>) aufweist,


bei der eine Transistoranordnung in einem ersten Bereich (TB) der Siliziumschicht über der isolierenden Schicht (2) vorgesehen ist und

bei der eine Sensoranordnung in einem zweiten Bereich (SB) der Siliziumschicht vorgesehen ist, in dem zumindest teilweise keine isolierende Schicht vorhanden ist.

- 9. Vorrichtung nach Anspruch 8, dadurch gekennzeichnet, daß die Gräben in dem ersten Bereich mit einem Isolierstoff (4) aufgefüllt sind.
- 10. Vorrichtung nach Anspruch 8 oder 9, dadurch gekennzeichnet, daß als Transistoranordnung eine bipolare, eine MOS- oder eine Bipolar-MOS-Anordnung vorgesehen ist.
- 11. Vorrichtung nach einem der Ansprüche 8 bis 10, dadurch gekennzeichnet, daß die Sensoranordnung an zumindest einer Feder (F1) ist.
- 12. Vorrichtung nach einem der Ansprüche 8 bis 11, dadurch gekennzeichnet, daß die Sensoranordnung als kapazitiver oder piezoresistiver Sensor ausgebildet ist.
- 13. Vorrichtung nach einem der Ansprüche 8 bis 12, dadurch gekennzeichnet, daß die Sensoranordnung getrennt von einer Auswerteschaltung als Einzelbauelement ausgebildet ist.

Hierzu 3 Seite(n) Zeichnungen





PAGE BLANK (USPTO)

DOCKET NO: GR97926599 SERIAL NO: 09/538,792

APPLICANT: Scotto di Carlo et al.

LERNER AND GREENBERG P.A.

P.O. BOX 2480 HOLLYWOOD, FLORIDA 33022 TEL. (954) 925-1100